





第3章 存储系统








- 存储器概述（了解）
- 随机存储器-存储器容量扩展（重点）
- 只读存储器（了解）
- 并行存储器（熟悉）
- **cache存储器**（重点和难点）
- **虚拟存储器**（重点）



存储器在现代计算机中的作用和地位



地位：在整个计算机信息传输中处于中心地位



存储器概述



基本术语

记忆单元 / 存储位元 / 位元(Cell)



具有两种稳态的能够表示二进制数0和1的物理器件

存储单元 / 编址单位(Addressing Unit)



存储器中具有相同地址的那些位构成一个存储单元，
又称为一个编址单位

存储体/ 存储矩阵 / 存储阵列(Bank)



所有存储单元构成一个存储阵列



基本术语

— **存储器地址寄存器(Memory Address Register – MAR)**

➡ 用于存放主存单元地址的寄存器

— **存储器数据寄存器(Memory Data Register – MDR)**

➡ 用于存放主存单元中数据的寄存器

— **机器字长**

➡ 运算器中参加运算的寄存器的位数，即：数据通路的宽度

— **存储字**

➡ 存储芯片中一个读写单位，一般等于存储器的数据线宽度



基本术语


编址方式(Addressing Mode)：对存储体中各存储单元进行编号的方法

- 按字节编址(现代计算机基本上都按字节编址)
- 按字编址(早期有机器按字编址)

传输单位：一次读写存储器的数据单位


- 对主存而言，指一次从主存读出或写入的数据位数;
- 对辅存而言，数据通常按块传输，传输单位为块。

主存的结构



3.1.1 存储器的分级


- 解决对存储器要求容量大，速度快，成本低三者之间的矛盾



3.1.1 存储系统的层次结构

➤ 多级存储体系的组成

内存：速度快、容量小、价格高，由半导体器件构成





- **CPU内部寄存器**
 - 速度快、数量少
- **两级存储体系的组成**
 - 内存
 - 外存（辅存）

外存：速度慢、容量大、价格便宜，多由非半导体器件构成


3.1.2 存储器的分类

● 按存储介质分

- 半导体存储器：用**半导体器件**组成的存储器。
- 磁表面存储器：用**磁性材料**做成的存储器。
- 磁芯存储器：硬磁材料的环状元件。
- 光盘存储器



3.1.2 存储器的分类



● 按存储方式分


- 随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。
- 顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。

3.1.2 存储器的分类

- 按存储器的读写功能分

- 只读存储器(**ROM**): 存储的**内容**是**固定不变**的, 只能读出而不能写入的半导体存储器。
- 随机存取存储器(**RAM**): 既**能读出**又**能写入**的半导体存储器。

3.1.2 存储器的分类





- 按信息的可保存性分

- 非永久记忆的存储器：断电后信息即消失的存储器。


- 永久记忆性存储器：断电后仍能保存信息的存储器。

按在计算机系统中的作用分






- 端模式：一个存储字内部的多字节排列方式
 - 大端 big-endian
 - 小端 little-endian



(a) 大端模式



(b) 小端模式

练习

- 在按字节编址，采用小端方式的32位计算机中，按边界对齐方式，对以下C语言结构型变量a分配存储空间。

```
struct record{  
    short x1;  
    int x2;  
} a;
```

- 若a的首地址为2020 FE00H，a的成员变量x2的机器数为1234 0000H，则其中34H所在存储单元的地址是多少？

- A. 2020FE03H
- B. 2020FE04H
- C. 2020FE05H
- D. 2020FE06H

主存中的数据组织

1

存储字长

- 主存的一个存储单元所包含的二进制位数；
- 目前大多数计算机的主存按字节编址，存储字长也不断加大,如16位字长、32位字长和64位字长；
- ISA设计时要考虑的两个问题：
 - a) 如何根据**字节地址**读取一个32位的**字**？ - **字的存放问题**
 - b) 一个**字**能否存放在主存的任何**字节边界**？ - **字的边界对齐问题**


主存中的数据组织

2

数据存储与边界的关系

1) 按边界对齐的数据存储

int i, short k, double x, char c, short j,..... (32位系统中)



则 : $\&i=0$; $\&k=4$; $\&x=8$; $\&c=16$; $\&j=18$;.....


主存中的数据组织

2

数据存储与边界的关系

2) 未按边界对齐的数据存储

int i, short k, double x, char c, short j,..... (32位系统中)



则 : $\&i=0$; $\&k=4$; $\&x=6$; $\&c=14$; $\&j=15$;.....

虽节省了空间，但增加了访存次数！


需要在性能与容量间权衡！

主存中的数据组织

2

数据存储与边界的关系

3)边界对齐与存储地址的关系 (以32位为例)



- 双字长数据边界对齐的起始地址的最末三位为000(8字节整数倍);
- 单字长边界对齐的起始地址的末二位为00(4字节整数倍);
- 半字长边界对齐的起始地址的最末一位为0(2字节整数倍)。

主存中的数据组织

3

大端与小端存储方式

- Big-endian: 最高字节地址(MSB)是数据地址



IBM 360/370, Motorola 68k, MIPS, Sparc

- Little-endian: 最低字节地址(LSB)是数据地址



Intel 80x86, DEC, VAX

有的机器两者都支持，但需要设定.

练习

- 在按字节编址，采用小端方式的32位计算机中，按边界对齐方式，对以下C语言结构型变量a分配存储空间。

```
struct record{  
    short x1;  
    int x2;  
} a;
```

- 若a的首地址为2020 FE00H，a的成员变量x2的机器数为1234 0000H，则其中34H所在存储单元的地址是多少？






- A. 2020FE03H
- B. 2020FE04H
- C. 2020FE05H
- D. 2020FE06H

[答案]D

3.1.3主存储器的技术指标

- 主存储器的性能指标主要是**存储容量**、**存取时间**、**存储周期**和**存储器带宽**。

指 标	含 义	表现	单位
存储容量	在一个存储器中可以容纳的存储单元总数	存储空间的大小	字数， 字节数
存取时间	启动到完成一次存储器操作 所经历的时间	主存的速度	ns
存储周期	连续启动两次操作 所需间隔的 最小时间	主存的速度	ns
存储器带宽	单位时间里存储器所存取的信息量	数据传输速率技术指标	位/秒， 字节/秒



➤存储容量与地址、数据线个数有关：

芯片的存储容量






$$= \text{存储单元数} \times \text{存储单元的位数} = 2^M \times N$$

M：芯片的地址线根数

N：芯片的数据线根数


例题

- 某存储器芯片，其存储容量**64K* 8 位**，该芯片的地址线和数据线的数目是**16**、**8**。
- 某计算机字长**32位**，容量**4MB**，若按**半字编址**，寻址范围是**2M**。




随机存取存储器

3.2 SRAM存储器



- 基本的静态存储元阵列
- 基本的SRAM逻辑结构
- 读/写周期波形图

3.2 SRAM存储器




一、基本的静态存储元阵列


1、存储元


用锁存器实现

需要加电，无限期保持0或者1状态



回顾2-4译码器

类别	电路简称	真值表						电路引脚图								
2-4 译码器	74139	门控	输入		输出											
		G	B	A	Y3	Y2	Y1	Y0								
		1	×	×	1	1	1	1	1	16						
		0	0	0	1	1	1	0	15							
		0	0	1	1	1	0	1	14							
		0	1	0	1	0	1	1	13							
		0	1	1	0	1	1	1	12							



➤ 回顾3-8译码器

3-8 译 码 器	74138	门控		输入			输出							
		G1	G2A+G2B	C	B	A	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
		×	1	×	×	×	1	1	1	1	1	1	1	1
		0	×	×	×	×	1	1	1	1	1	1	1	1
		1	0	0	0	0	1	1	1	1	1	1	1	0
		1	0	0	0	1	1	1	1	1	1	0	1	1
		1	0	0	1	0	1	1	1	1	1	0	1	1
		1	0	0	1	1	1	1	1	0	1	1	1	1
		1	0	1	0	0	1	1	1	0	1	1	1	1
		1	0	1	0	1	1	1	0	1	1	1	1	1
		1	0	1	1	0	1	0	1	1	1	1	1	1
		1	0	1	1	1	0	1	1	1	1	1	1	1

1 — A Vcc — 16

2 — B Y0 — 15

3 — C Y1 — 14


4 — G2A Y2 — 13

5 — G2B Y3 — 12


6 — G1 Y4 — 11

7 — Y7 Y5 — 10

8 — 地 Y6 — 9





3.2 SRAM存储器




➤ 二、基本的SRAM逻辑结构

SRAM芯大多采用**双译码方式**，以便组织更大的存储容量。采用了二级译码：将地址位分成两组，分别为x向、y向两部分，如图所示。


- › A0~A7为行地址译码线
- › A8~A14为列地址译码线



(a)




(b)




3.读/写周期波形图

- 读周期: 读周期与读出时间是两个不同的概念。




3.读/写周期波形图

举例：请指出下图写入时序中的错误，并画出正确的写入时序图。



3.读/写周期波形图

正确时序




3.3 DRAM存储器

- DRAM存储元的记忆原理
- DRAM芯片的逻辑结构
- 读/写周期、刷新周期
- 存储器容量的扩充

1. DRAM存储元的记忆原理

- DRAM存储器的存储元是由一个**MOS晶体管**和**电容器**组成的记忆电路



为什么要刷新？


DRAM存储位元的特点

- 靠电容上的电荷存储效应记忆信息，虽然有MOS高电阻($10^{12} \sim 10^{15} \Omega$)，仍会泄漏电荷
- 为保证所存信息的正确性，需要用充电的方法及时使所有位元的电容上电荷恢复到泄漏前的状态


什么是刷新？

按一定时间间隔为记忆电容补充电荷的过程

必须设置专门的刷新逻辑



TMS4116动态MOS存储器芯片



地址引脚复用

TMS4116 引脚图

存储容量多大？

存储容量 = $2^{14} \times 1$ 位




$A_0 \sim A_6$	地址	D_{IN}	数据输入端
V_{DD}	-12V	D_{out}	数据输出端
V_{CC}	+5V	$\overline{WE}$	写允许
V_{BB}	-5V	$\overline{RAS}$	行地址选通
V_{SS}	地	$\overline{CAS}$	列地址选通

TMS4116 芯片引脚名称

TMS4116动态MOS存储器芯片

$\overline{RAS}$ 有效时送行地址
 $\overline{CAS}$ 有效时送列地址

地址引脚复用



TMS4116 引脚图

$A_0 \sim A_6$	地址	D_{IN}	数据输入端
V_{DD}	-12V	D_{out}	数据输出端
V_{CC}	+5V	$\overline{WE}$	写允许
V_{BB}	-5V	$\overline{RAS}$	行地址选通
V_{SS}	地	$\overline{CAS}$	列地址选通

TMS4116 芯片引脚名称

2. DRAM芯片的逻辑结构



(a) 管脚图




图3.7 1M×4位DRAM




3.读/写周期、刷新周期

- 动态**MOS**存储器采用“读出”方式进行刷新。
- 通常，在再生过程中只改变行选择线，每次再生一行。依次对每一行读出，就完成对整个**DRAM**的刷新
- **刷新周期**：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止

常用的刷新方式:

- **集中式刷新**（存取周期为 $0.5\ \mu\text{s}$ ）以 128×128 矩阵为例
 - 它适用于高速存储器




“死区” 为 $0.5\ \mu\text{s} \times 128 = 64\ \mu\text{s}$

“死时间率” 为 $128/4\ 000 \times 100\% = 3.2\%$

② 分散刷新（异步刷新）

对于 128×128 的存储芯片（存取周期为 $0.5 \mu\text{s}$ ）


若每隔 $15.6 \mu\text{s}$ 刷新一次行



每行每隔 2 ms 刷新一次

“死区”为 $0.5 \mu\text{s}$

将刷新安排在指令译码阶段，不会出现“死区”



➤ 思考：刷新与存取能不能并行？

- › 不能，因为内存就一套地址译码和片选装置，刷新与存取有相似的过程，它要选中某一行——这期间片选线、地址线、地址译码器全被占用着。同理，刷新操作之间也不能并行——意味着一次只能刷一行。

例题








动态存储器**DRAM**的刷新原则是（ ）。


- **A、各DRAM芯片轮流刷新**
- **B、各DRAM芯片同时刷新，片内逐位刷新**
- **C、各DRAM芯片同时刷新，片内逐字刷新**
- **D、各DRAM芯片同时刷新，片内逐行刷新**

静态和动态存储器芯片特性







	SRAM	DRAM
存储信息	触发器	电容
破坏性读出	非	是
需要刷新	不要	需要
送行列地址	同时送	分两次送



存储器容量扩展




存储器扩展方法



总线连接方式

- 地址线的连接
- 数据线的连接
- 控制线的连接




总线连接方式

- 地址线的连接
- 数据线的连接
- 控制线的连接

- CPU地址线数决定了整个主存空间的寻址范围

CPU地址线数 > 存储芯片地址引脚线

- 通常将CPU地址线的低位和存储芯片地址线相连，高位用作字扩展时的片选信号的译码



总线连接方式

- 地址线的连接
- 数据线的连接
- 控制线的连接

- CPU数据线数决定了一次可读写的最大数据宽度

CPU数据线数 > 存储芯片数据引脚线

- 通常将CPU数据线连到多个位扩展的芯片中，使扩展后的位数与CPU数据线数相等



总线连接方式

- 地址线的连接
- 数据线的连接
- 控制线的连接


- 若CPU读/写命令线和存储芯片的读/写控制线是一根，且电平信号一致，则可直接相连
- 若CPU读/写命令线分开，则需分别进行连接

CPU中的访存信号线 $\overline{\text{MREQ}}$ 用来确定是访问主存还是I/O端口
($\overline{\text{MREQ}}$ 信号为低电平时才选择存储芯片)

存储器容量的扩展

(1) 位扩展（增加存储字长）

用 2片 $1\text{K} \times 4\text{位}$ 存储芯片组成 $1\text{K} \times 8\text{位}$ 的存储器



10根地址线


8根数据线

(2) 字扩展（增加存储字的数量）

用 2片 $1\text{K} \times 8$ 位 存储芯片组成 $2\text{K} \times 8$ 位的存储器

11根地址线

8根数据线




(3) 字、位扩展

用 8片 $1\text{K} \times 4$ 位 存储芯片组成 $4\text{K} \times 8$ 位的存储器

12根地址线


8根数据线



存储器扩展

设CPU共有16根地址线，8根数据线，并用 $\overline{MREQ}$ （低电平有效）作访存控制信号， $R/\overline{W}$ 作读写命令信号（高电平为读，低电平为写）。现有8片8K×8位的RAM芯片与CPU相连，试回答：

- （1）用74138译码器画出CPU与存储芯片的连接图。
- （2）写出每片RAM的地址范围。
- （3）根据第（1）小题的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？



➤ 回顾3-8译码器

3-8 译 码 器	74138	门控		输入			输出							
		G1	G2A+G2B	C	B	A	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
		×	1	×	×	×	1	1	1	1	1	1	1	1
		0	0	×	×	×	1	1	1	1	1	1	1	1
		1	0	×	×	0	1	1	1	1	1	1	0	0
		1	0	0	0	1	1	1	1	1	1	0	1	1
		1	0	0	1	0	1	1	1	1	0	1	1	1
		1	0	0	1	1	1	1	1	0	1	1	1	1
		1	0	1	0	1	1	1	0	1	1	1	1	1
		1	0	1	1	0	1	0	1	1	1	1	1	1
		1	0	1	1	1	0	1	1	1	1	1	1	1

使能端


输入端

输出端

1	A	Vcc	16
2	B	Y0	15
3	C	Y1	14
4	G2A	Y2	13
5	G2B	Y3	12
6	G1	Y4	11
7	Y7	Y5	10
8	地	Y6	9

存储器扩展

解答: (1)



存储器扩展

(2) 地址范围写二进制亦可。

第1片RAM0: 0000-1FFF (或0-8K、0-8191)

第2片RAM1: 2000-3FFF (或8K-16K、8192~16383)

第3片RAM2: 4000-5FFF (或16K-24K、16384~24575)

第4片RAM3: 6000-7FFF (或24K-32K、24576~32767)

第5片RAM4: 8000-9FFF (或32K-40K、32768~40959)

第6片RAM5: A000-BFFF (或40K-48K、40960~49151)

第7片RAM6: C000-DFFF (或48K-56K、49152~57343)

第8片RAM7: E000-FFFF (或56K-64K、57344~65535)

(3) 如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间，A13=0的另一半地址空间将永远访问不到。若对A13=0的地址空间进行访问，只能错误地访问到A13=1的对应空间中去。

作业题:

● P122 1、3

